本书作者经验丰富，内容均为一线工作经验总结。
IP核（Intellectual Property core，知识产权核）是一段具有特定电路功能的硬件描述语言程序，可移植到不同的半导体工艺中生产集成电路芯片。IP核设计电子系统引用方便、修改容易。本书用轻松的语言和实例讲解方式，介绍了ASIC前端/FPGA设计的有关知识，包括ASIC、IP核系统设计选择；设计时重关注和系统架构设计的一般理念与关键思想，如Verilog语言的可综合性、时钟系统概念、设计流程等；用Verilog语言描述简单单元的设计；介绍数学运算与信号处理单元设计与结构优化。 本书尽量剥离了很多信号处理的理论知识，本书注重于系统结构以及结构优化的介绍，符合工程师的阅读需要。本书语言风趣，通俗易懂，配有一定插图，方面读者阅读理解。
本书以OrCAD10.5与Mentor公司**开发的Mentor Pads 2005.2版本为基础，以具体的电路为范例，讲解电路板设计的全过程。
暂无
暂无
暂无
京公网安备11010502037644号|经营许可证编号：合字B2-20160011|互联网药品信息服务资格证
购物车